Tangerine John

2014/05/05 專題演講

New Issues Relating to Interfacial Reactions Arising from Low Solder Volume in 3D IC Packaging

高振宏，台灣大學材料科學與工程學系

Critical New Issues Relating to Intermetallic Formation in 3D ICs

C. Robert Kao, Department of Materials Science & Engineering, National Taiwan University

走3D ID的原因，材料所面臨的困境。

摩爾定律(Moore's law)，2020年所面臨的成長速度，因量子效應而受限。

3D IC Packaging → 節省空間，縮小體積，非提升性能。
3D IC Intergration → 縮短訊號傳遞的距離，提升性能。
3D Si Intergration → 日本已經投資了三十年，可以接，但容易破壞基板和low K材料。

ex. Samsung, 3D IC Intergration for the Dynamic random-access memory (DRAM).

Thin Wafer, Through Silicon Via (TSV)
Thin wafer handing, 50 micrometers, 8 inch silicate wafer, 像保鮮膜般柔軟。

Apple搶單，台積電當時只專注於CPU的上游製造，並未處理封裝。導致三星全包的情況下，搶單成功。

維度小10倍，體積小1000倍。發展的要求迅速。

Deep Reactive Ion Etch

複晶焊點化學反應尺寸 → micro bond，錫，反應物交互影響，產生缺陷。

學術界花時間，提供業界資料：

Time-to-impinge of MCs in micro soldering

錫焊料當中的銀濃度最佳比

學術界自我研究：

MC grain的成長，動力學，模型機構。

Reaction Induced Volume Shrinkage.
ex. H2O(l) → H2O(s)

Redistribution of Insert Components
Ni3Sn4, Ag3Sn, Cu6Sn5
介金屬間的wetting

Area-to-Volume ratio effects in micro joints
Au, Cu, Ni
金脆效應(Gold embrittlement)，含鉛焊料中。

回歸3D焊料的小焊點，1/R的Au有效濃度。

Ni/Sn0.8Au/Ni
Ni/Sn1.3Au/Ni
Ni/Sn2.6Au/Ni